黄宇：韬定律最大挑战在于EDA工具

据媒体报道，10月15日华为半导体EDA首席科学家黄宇在2026湾芯展上表示，华为的韬定律主要分四层：

最基础的器件层，优化晶体管结构和互联方式，从源头压缩器件时间常数；第二层是链路层，这是我们最大的创新点；第三层是芯片层，软硬件协同设计，形成新架构；第四层是系统层，即大家熟知的超级节点、机柜互联，需要更好的通讯协议和更快的速度。其表示，“韬定律最大挑战在于EDA工具。同时，工艺挑战、工程挑战和系统设计挑战也都存在。”

资料显示，韬（τ）定律是华为于2026年5月25日在国际电路与系统研讨会（ISCAS 2026）上正式提出的半导体产业演进新原则，由华为半导体业务部总裁何庭波提出。该定律旨在解决摩尔定律（通过不断缩小晶体管尺寸提升性能）在逼近物理极限和制造成本飙升时面临的瓶颈，提出了“以时间缩微替代几何缩微”的全新发展路径。同期，何庭波在ChinaXiv（中国科学院科技论文预发布平台）发布论文《A Time Scaling Theory for Multi-Layer Electronic Systems》（《面向多层级电子系统的时间缩微理论》），对韬定律初代理论进行详细阐述。

7月，华为发布了V2版韬定律论文，补充了工程落地细节、实测量化数据与产品演进路线，同时，新增“齿比（gear ratio）”等核心工程理论，将韬定律补全为闭环的完整体系。

10月，华为Mate 90系列发布，全系搭载基于韬定律“逻辑折叠”技术的麒麟9050 Pro芯片，韬定律从理论正式走向终端产品落地。

10月13日，在2026华为终端创新技术沟通会上，华为对外表示，在麒麟9050系列上，逻辑折叠技术首次实现产品化落地。它不是简单把几颗芯片叠在一起，而是在芯片设计之初就以三维视角进行系统设计，将逻辑电路分布在更适合的位置，把多颗DIE作为一个完整芯片进行协同设计，从而缩短信号走线、提升晶体管密度，并获得性能与功耗收益。