当前，随着AI算力需求持续攀升，单纯依靠制程微缩提升芯片性能的路径已逼近物理与经济双重天花板。在HBM高带宽存储、Chiplet异构集成等应用驱动下，三维集成成为后摩尔时代的关键方向，而键合正是实现芯片高密度互连的核心工艺环节。全球键合技术正向着低温、高精度、高可靠性、大尺寸方向演进，但国产先进键合设备与制程的产业化落地仍面临诸多工程化挑战。
为凝聚产业共识、破解技术痛点，2026年8月31日，第十四届半导体设备材料及核心部件展（CSEAC 2026）期间，“先进键合技术、制程及设备专题论坛”在无锡太湖国际博览中心圆满举办，来自设备商、封装厂、IDM等产业链各环节的技术专家汇聚一堂，围绕上述议题展开了深入研讨。
北京北方华创微电子装备有限公司POP事业部产品与解决方案行销总监余飞指出，AI时代芯片需求可归纳为“大算力、高带宽、低延迟”，对应的实现路径已从传统制程微缩演进为“制程微缩+3D重构”与多芯片协同并行的格局。他强调，混合键合比拼的不是单一的键合工序，而是贯穿大马士革、电镀、CMP、活化清洗、材料选择全流程的工艺整合能力。当前影响键合良率的五大关键因素——形貌与颗粒控制、界面处理、键合波控制、翘曲控制、应力与热适配——均需系统性协同优化。北方华创今年推出的12寸die-to-wafer混合键合设备HPT30，已实现百纳米级对准精度并完成客户端工艺验收。
拓荆键科（海宁）半导体设备有限公司总经理郭万里深入拆解了键合精度的误差构成。他将键合后套刻精度分解为平移、旋转、扫描与残留四个误差分量，指出在wafer-to-wafer场景中，残留误差虽难以完全消除，但其分布具有一致性特征，可通过光刻预补偿有效降低，有望将键合后套刻精度推进至50纳米。而在die-to-wafer场景中，芯片减薄后的应力释放导致各芯片间一致性差，残留误差难以补偿，其键合后套刻精度极限约为300纳米，对应互连间距终点约1微米，挑战远超wafer-to-wafer键合。他强调，误差源分析比单纯堆砌设备精度更为关键——若晶圆来料翘曲带来的残留误差已达数百纳米，过分提升设备对准精度的边际收益将极为有限。
青禾晶元半导体科技（集团）有限责任公司创始人兼董事长母凤文聚焦异质集成场景，介绍了超高真空室温键合技术的产业化进展。该技术通过离子束与原子束轰击材料表面打开键能，在无需加热的条件下实现原子级光滑与高活性表面的直接键合，适用于金属、半导体及不同材料间的融合。基于自研装备，青禾晶元已开发出八寸碳化硅复合衬底、POI射频衬底、金刚石散热衬底等量产级产品并向国内外客户交付。针对Micro LED等化合物晶圆与硅晶圆尺寸不匹配的难题，他提出“切割-重构-混合键合”技术路径，将小尺寸外延片切割后重构至12寸硅基板再完成键合。他还指出，异质键合孔洞问题主要源于化合物晶圆翘曲、表面羟基含量控制及切割侧壁颗粒，并推出超原子指数表面处理设备，可将膜厚不均匀性修正至1纳米以内。
EVG集团代表涂书学分享了与IMEC长达十余年合作的键合技术路线图成果。双方在2026年ECTC会议上展示了200纳米铜互连间距的wafer-to-wafer混合键合技术，在300mm晶圆上实现100%芯片的铜焊盘对位套刻精度优于40纳米，良率达98%。这一里程碑验证了CMOS 2.0架构下逻辑层对逻辑层、存储层对逻辑层堆叠所需超高密度互连的技术可行性。他同时介绍了EVG在熔融键合（用于背部供电应用）上的2纳米级形变控制能力，以及创新的红外释放解键合技术，该技术无需有机胶粘剂、兼容前道高温工艺，支持十微米以下超薄片堆叠及TSV缩放。
上海易卜半导体有限公司研发副总黎明从封装应用端出发，介绍了基于嵌入式硅桥的COORS®-V 2.5D先进封装方案，该方案已在GPU+HBM合封产品上实现客户点亮，集成了超过17万个微焊点，电源信号质量优于对比方案。他细化了三层次键合需求：AB zero层硅桥与IPD贴装，当互连间距为45微米时，贴装精度需控制在正负5微米以内；AB one层HBM与SOC倒装键合，目前45微米间距可采用mass reflow工艺，但当间距收窄至35微米以下时，必须切换至TCB键合；AB two层2.5D chiplet上基板，大尺寸封装超过两个掩膜版尺寸时只能依靠TCB。他还特别指出，一颗HBM3E价值三四千美元，键合不良即直接产生经济损失，设备精度与工艺稳定性必须同时达标，来料一致性不容有任何短板。
博纳半导体设备（浙江）有限公司工艺研发总监王茂林系统梳理了永久键合与临时键合/解键合技术路线。他指出，随着晶圆减薄至100微米以下，超薄晶圆搬运必须依赖临时键合技术支撑，该市场预计到2035年规模将达50亿美金。当前解键合方案中激光解键合占53%市场份额，但博纳正在开发的光子解键合技术凭借高效（二十余秒完成）、低温、无颗粒残留、玻璃载板可重复利用等优势，有望成为下一代主流方案。他还分享了多项工艺微创新：激光解键合中增加环扫工艺解决边缘残胶问题、干湿法组合清洗攻克胶残留难题、低温玻璃-玻璃键合避免高温裂片等，均已进入客户验证阶段。
物元半导体技术（青岛）有限公司联合创始人兼首席科学家杨列勇在压轴演讲中提出，摩尔定律本质上是经济学定律——当单位晶体管成本不再下降时，产业必须寻找新路径。三维集成正是应对这一挑战的方向，它将堆叠分为器件级、电路级、系统级与板级四个层次，其中混合键合适用于纳秒级电路层堆叠。他归纳混合键合需攻克“三个一微米”：键合间距1微米、芯片间连接距离1微米、TSV特征尺寸1微米。1微米间距的优势在于可忽略RC延迟、避免EDA重校准，从而大幅简化设计流程。他以DDIC（OLED驱动芯片）为例说明异构集成的成本价值——50%的高压模拟器件无需先进制程，可与数字电路拆分后分别制造再混合键合，显著降低整体成本。他最后呼吁，三维集成应“以产品为中心”，为客户解决具体问题而非追求技术本身，方能推动产业生态成熟。
本次专题论坛完整呈现了键合技术从实验室走向量产线的产业图景。设备商持续推进纳米级对准精度，封装厂在具体产品中验证工程可行性，IDM探索三维集成带来的架构创新，产业链各方共识高度一致：键合是三维集成的关键环节，良率是系统战而非单点战，设备精度、工艺整合、材料协同必须与应用场景形成闭环。与会专家期待，产业链上下游携手共进，共同推动国产键合技术从中低端封装向先进制程全面突破。
资讯分类:
相关文章
相关报告
