7月27日三星电子发布对公司半导体事业部技术开发室长具子铉的官方专访内容，官方首次明确下一代HBM5高带宽内存的制程架构、性能提升幅度与应用落地方向，为行业HBM迭代路线给出明确指引。
具子铉在采访中表示，HBM5相较当前量产的HBM4E版本运行速度提升幅度将达到50%以上，核心底层基础芯片将采用2纳米GAA环绕栅极晶体管工艺制造，同时搭配集成度进一步升级的硅通孔TSV技术，从晶体管架构、晶圆制程、堆叠互连三个维度同步实现性能突破。三星将依托4纳米节点打造HBM4基础芯片积累的工艺经验与量产能力，在HBM5产品上提前导入2纳米先进制程，夯实高端AI内存产品的技术壁垒。
在市场拓展层面，三星计划以HBM5为核心抓手，拓宽多领域客户覆盖范围，产品不仅持续深度供给AI大模型训练、高性能计算HPC算力场景，还将延伸至移动端终端、车载电子、人形机器人等新兴赛道，通过高端存储产品打通多终端算力需求，推动自身主导的半导体生态持续扩容。
本次受访内容仅为三星现阶段技术研发规划，2纳米GAA良率爬坡、高集成度TSV堆叠工艺量产难度、HBM5正式量产及送样时间节点均未对外公布。行业普遍认为，HBM5将成为2028年前后高端AI加速器标配显存方案，后续产品规格、客户定点、产能规划等更多细节，有待三星在后续技术峰会或业绩说明会上进一步释放。
