尽管JEDEC预计将放宽HBM的高度限制，将HBM4的高度上限从775微米（µm）提高到约900微米（µm），但业界仍在不断探索突破传统HBM架构结构限制的方法。
据ET News报道，三星电子未来技术研究计划下的“垂直芯片”先进封装项目已取得显著进展。值得注意的是，该报告指出，这种方法据称可将输入/输出 (I/O) 密度提高 10 倍，并将带宽提高约 4 倍。
ET News 报道称，由 KAIST 教授 Kwon Ji-min 担任首席研究员的该项目取得了一项重要的学术里程碑，其关于垂直芯片架构的论文已被 2026 年 IEEE 超大规模集成电路技术与电路研讨会接受，将于 6 月在 IEEE 上发表。该研讨会是半导体器件和电路集成领域最负盛名的全球会议之一。
报道解释说，该项目的主要突破之一在于其垂直芯片（V-die）技术，该技术通过将芯片竖立成 90 度角来重新定向芯片，就像书架上的书一样。
资讯分类:
相关文章
相关报告
