CPO 从实验室走向商业化，但检测成为关键瓶颈。拆解检测四大关卡与设备供应链竞争格局。
AI 数据中心集群规模持续扩大，数据搬运需求随之大增，传统铜线互连已达到物理极限。共封装光学 (Co-Packaged Optics, CPO) 被视为下一代 AI 基础设施的关键互连方案之一。台积电 COUPE 平台预计 2026 年进入量产，代表 CPO 正式从实验室走向商业化。
然而，在关键的 CPO 检测环节，目前仍缺乏统一标准，且测试过程仰赖人工操作，成为 CPO 芯片量产的一大瓶颈。
CPO 技术瓶颈与检测挑战
CPO 将光学元件整合至光子集成电路 (Photonic Integrated Circuit, PIC)，再与传统集成电路 (Electrical Integrated Circuit, EIC) 共同封装在同一颗芯片内，以光路取代电路，降低功耗与延迟。由 PIC 与 EIC 键合而成的元件称为光引擎 (Optical Engine, OE)。
有别于传统 EIC 测试单纯以电学为主，PIC 包含光耦合器 (Coupler)、调制器 (Modulator)、光探测器 (Photodetector, PD)、光滤波器 (Optical Filter)、光波导 (Optical Waveguide) 等大量光学元件；OE 则需涵盖电学、光学及光电交互影响的理论基础，大幅提升测试复杂度。
台积电 COUPE (Compact Universal Photonic Engine) 采用 SoIC Face-to-Face (F2F) 堆叠技术，将 EIC 通过 Hybrid Bonding 直接键合至 PIC 上方，并整合浅介质通孔 (TDV)、嵌入式微透镜 (Microlens) 与金属反射镜 (Metal Reflector)。
PIC 需要检测插入损耗 (Insertion Loss, IL)、偏振相关损耗 (Polarization Dependent Loss, PDL)、光响应度(Responsivity)、波导传播损耗 (Waveguide Propagation Loss)、光路串扰 (Crosstalk) 等指标，但目前尚无统一的检测标准。
另一项挑战是光学探针的精准对准。光耦合 (Coupling) 技术将来自光纤的外部光线导入 OE 内的光波导 (Optical Waveguide)。然而，单模光纤纤芯的截面积约 78.5µm2，光波导截面积约仅 0.099µm2，两者截面积相差近 800 倍，若无法进行 nm 级的精准对位，将产生庞大的耦合损耗。
所以，光学探针的光纤阵列需要与晶圆或芯片表面维持一定间距，并细致调整相对于 Coupler 的角度，以最大化光功率传输，且须在不同波长区间逐一检测。如此精细的操作目前仍仰赖人工，平均一颗 PIC 全检 (100% Inspection) 约需 100 秒以上，成为 CPO 芯片量产的关键瓶颈。
图 1. EIC 测试与 PIC 测试需求比较，涵盖测试原理、对准精度、产业成熟度、主要探针卡供应商四大面向。
CPO 检测四层级：OWAT 最关键
CPO 芯片工艺中，检测层级包含：
- PIC 晶圆级测试：电、光直流测试，如功率、损耗、暗电流等基础光学测试。
- EIC-PIC 晶圆级测试：电光 (E/O)、光电 (O/E)、光光 (O/O) 等调制功能测试、高速测试、S 参数测试。
- OE 级测试：全流程校准、直流测试、高速测试、光环回测试、S 参数测试。为确认良好光引擎 (Known Good Optical Engine, KGOE) 的关键节点。
- 先进封装模组级测试：全系统功能验证、光环回测试。
其中，PIC 晶圆级测试（Wafer Acceptance Test, WAT；亦称 OWAT）最关键，因为 PIC 通常采用成熟工艺节点，但 EIC 一般采用先进工艺节点，若可以在 PIC 晶圆上就检测出不良的 PIC，避免不良的 PIC 与昂贵的 EIC 键合，就能大幅减少 EIC 报废以及后续的工艺损失。
图 2. CPO 工艺与检测层级示意图，从晶圆级测试 (WAT) 到系统级测试。
CPO 检测设备供应链竞争格局
传统 EIC 自动化测试设备 (Automated Test Equipment, ATE) 市场由 Advantest 与 Teradyne 垄断。由于开发 CPO 测试设备需要同时具备 EIC、PIC 检测技术，两大厂商近年积极与 PIC 探针技术厂商合作：Advantest 与 FormFactor 合作，Teradyne 则于 2025 年收购 Quantifi Photonics，并与 ficonTEC 合作。
（一）Advantest & FormFactor
Advantest 与 Jenoptik、Ayar Labs 在 2024 年 6 月共同推出 UFO Probe Card，在单一探针卡整合电性探针与光学探针，不仅可一站式完成电、光信号传输测试，更采用光学对准容差补偿 (Alignment Tolerance Compensation) 技术，光学探针的输出光束经过特殊设计，就算 prober 定位出现微小偏差，光信号仍能进入 PIC 的 Coupler，大幅缩短对准时间。
图 3. UFO Probe Card from Advantest, Jenoptik, and Ayar Labs.
来源：Advantest
2025 年 4 月，Advantest 进一步与 FormFactor 合作推出 V93000-Triton 光子测试设备，采用 9 轴光子对准技术，搭配 FormFactor OptoVue Pro 光学对准系统，其中的 CalVue 技术可以实现 Z 轴位移和光学定位的原位校准，原理为采用独特的反射镜 (Retro-Mirror) 技术观察光纤阵列，再通过自动化机器视觉算法实时校准，减少光纤对准的时间。
图 4. V93000-Triton Photonic Test Solution from Advantest and FormFactor.
来源：Advantest
图 5. FormFactor's OptoVue Pro
来源：FormFactor
（二）Teradyne & ficonTEC
2025 年 3 月，Teradyne 与德国 ficonTEC（现为 Robo Technik 子公司）宣布合作推出业界第一款针对硅光子测试的量产型 300mm 双面晶圆探针测试系统，由 ficonTEC 提供具有 50nm 范围精密对准技术的双面晶圆测试设备 WLT-D2。Teradyne 则提供 UltraFLEXplus ATE、IG-XL 系统软件。
ficonTEC WLT-D2 具有双面测试能力，可以同时对晶圆的上表面进行电学测试，对下表面进行光学测试，提升测试效率。后续推出的 DLT-D1 为双面测试的芯片级测试设备，最多可以同时连接 3 平行测试头，提升吞吐量并降低测试成本。随着 DLT-D1 加入，ficonTEC 具备完整的晶圆级到芯片级的 CPO 测试产品组合。
（三）致茂
致茂为全球 SLT 设备龙头，其光电二极管老化及可靠性测试系统 Model 58604/58604-C/58606 系列针对 3D Sensing、LD、PD、modulator 等 PIC 元件的可靠性测试。Model 58606 每层模组提供 256 个 SMU 通道，可以装配 7 层，共 1,792 个通道。凭借在 SLT 段的光学检测技术，致茂亦投入研发 CPO 检测设备。
（四）Keysight
全球测量仪器龙头 Keysight 以高速测试设备闻名，并提供完整的 PIC 晶圆测试解决方案，且适用于 FormFactor Velox 探针台控制软件。
Keysight N778x 系列的偏振合成器可以快速切换入射光不同的偏振状态 (States of Polarization, SOP)，再通过 N7700100C 偏振 Lambda Scan (LS) 软件，使用矩阵方法推算 IL、PDL、TE/TM IL 等数值。因此，该设备不需要使用保偏光纤 (Polarization-Maintaining Fiber, PMF)，也不需要事先针对多个波长点逐一修正偏振状态，大幅提升测量效率。此外，Keysight 的偏振稳定技术 (SOP Stabilization) 能将输入光的偏振状态锁定在特定位置，确保在整个波长扫描过程中，光耦合保持稳定。
（五）光焱科技
光焱科技与宜特于 2025 年 9 月合作推出 Night Jar 硅光子芯片检测平台，为一款可以直接搭载在任何厂商、任何测试层级（WAT、CP、FT 等）探针台上的外挂高光谱成像分析系统，致力于解决过往仅能通过反射光线大致推测光波导漏光位置，且仅能提供光损总值或平均值的痛点。
Night Jar 特点为精准定位漏光位置，测量特定的波导段或光学元件的定量光损值 (Quantitative IL Value) 等，并可视化呈现，支持晶圆级光损耗映射 (Wafer-Level Optical Loss Mapping)，使研发人员更精准、快速地针对缺陷改善良率。
图 6. CPO 检测设备供应链总览，涵盖光学探针、测量仪器与系统、自动化测试设备 (ATE) 三大类别。
CPO 检测设备供应链机会
随着芯片设计愈趋复杂，SoC 测试难度大幅提升，单一芯片的测试站点与检测时间持续增加，推升测试设备在整体半导体生产设备 (Semiconductor Production Equipment, SPE) 资本支出的占比。TrendForce 预期在 CPO 芯片加入产品组合的情况下，半导体业对测试设备的资本支出将进一步提升。